FPGA (matrice programmabile di griglia di logica del campo) ha alta flessibilità ed è ideale per varie applicazioni quali le schede di rete e le reti di telecomunicazione astute. AMD (precedentemente conosciuto come Xilinx) ha liberato l'ultimo Versal FPGAs sui ventisettesimo, che sono destinati per essere simulati e per provati prima che il chip fosse costruito.
Rob Bauer, serie di prodotti senior responsabile della serie di AMD Versal, ha precisato che con i questi FPGAs, progettisti di circuiti integrati può creare i gemelli digitali o le versioni digitali dell'ASICs o di SOCs che si accingono a per essere completate prima che i chip andassero fuori linea (tapeout), che aiuta i progettisti a verificare più presto ed iniziare lo sviluppo di software, ecc.
Ciò diventerà soltanto più difficile per i chipmaker come transizione avanzata di tecnologia d'imballaggio a 2.5D e le architetture di chip 3D, Bauer hanno notato. I progettisti di circuiti integrati più non fanno la verifica e lo sviluppo di software per i dispositivi monochip, ma i dispositivi del multi-chip.
Ciò è inoltre il posizionamento di AMD del suo Versal VP1902 premio. Le misure circa 77×77mm del chip, ha 18,5 milione unità di logica, due volte quella del VU19P imminente, il centro dedicato del braccio per le manovre dei piani di controllo e una rete a bordo da assistere nella ricerca degli errori.
AMD VP1902 è preveduto per fornire i campioni ai clienti nel terzo trimestre e sarà completamente disponibile all'inizio del 2024.
Tuttavia, simulare un SoC moderno con miliardi di transistor è abbastanza risorsa-intensiva. AMD ha detto che secondo la dimensione e la complessità del chip, può avere bisogno di di misurare gli scaffali multipli e dozzine o persino centinaia di FPGAs.
Mentre il più nuovo FPGAs di AMD è soprattutto chipmaker puntati su, AMD dice che i chip sono inoltre ben adattati per le società impegnate nella messa a punto e collaudo dei firmware, blocchetto del IP e modello di sottosistema, verifica periferica ed altre cause.
Per quanto riguarda la compatibilità, il nuovo chip utilizzerà lo stesso corredo di fondo di sviluppo di software di Vivado ml come FPGA. AMD ha detto che funzionerà con la conduzione dei fornitori di EDA quali cadenza, Siemens e Synopsys aumentare il supporto per le caratteristiche più avanzate.